Разработка технологически независимых метрик для оценки маскирующих свойств логических схем

А. Л. Стемпковский, Д. В. Тельпухов^{*}, Р. А. Соловьев, М. В. Мячиков, Н. В. Тельпухова

Институт проблем проектирования в микроэлектронике РАН, Зеленоград, Москва, Россия *Koнтaктный e-mail: nofrost@inbox.ru

Представлены две технологически независимые метрики для оценки маскирующих свойств логических схем. Обе метрики опираются на подсчет наблюдаемости вентилей схемы, обеспечивая определенный компромисс между точностью оценок и вычислительной сложностью, сводя экспоненциальную сложность относительно числа вентилей схемы к линейной зависимости. Первая метрика представляет собой обобщенный коэффициент логической чувствительности схемы, не зависящий от вероятности сбоя вентиля, что позволяет использовать его на ранних этапах проектирования сбоеустойчивых схем. Предложен усредненный метод подсчета сбоеустойчивости, суть которого заключается в расчете верхних и нижних границ для полинома ошибки на основе рассчитанных наблюдаемостей вентилей. На наборе benchmark схем ISCAS'85 проведены исследования по оценке точности предлагаемого метода в сравнении с традиционными подходами. Полученные оценки свидетельствуют о высокой эффективности предложенного метода.

Ключевые слова: сбоеустойчивость, комбинационная схема, наблюдаемость вентиля, коэффициент чувствительности.

Введение

По мере роста степени интеграции и уменьшения проектных норм техпроцесса увеличивается значимость воздействий различных источников помех и сбоев: технологических, радиационных, перекрестных помех, скачков напряжения питания и др. В настоящее время складывается ситуация, когда фактор помехоустойчивости в микроэлектронике становится определяющим условием работоспособности и надежности разрабатываемой электронной аппаратуры.

Предыдущие исследования были сфокусированы в основном на ошибках в памяти SRAM и DRAM, и естественным результатом планомерной работы по повышению надежности интегральных схем являлись многочисленные программные и аппаратные методы защиты последовательных элементов и модулей памяти, которыми оснащено большинство современных микропроцессоров и устройств. Однако увеличение степени интеграции совместно с увеличением тактовых частот привело к экспоненциальному росту одиночных ошибок в комбинационной логике. Более того, современные исследования показывают, что вклад сбоев, возникающих в логических участках схемы, становится сравним с общей интенсивностью сбоев при переходе в глубокосубмикронный

© ИВТ СО РАН, 2016

техпроцесс [1]. Также было показано, что составляющая интенсивности сбоев логических схем, вероятнее всего, будет доминировать в общей интенсивности сбоев даже при более низких частотах по мере роста степени интеграции [2].

В связи с этим активно ведутся разработки методов повышения отказоустойчивости комбинационных схем. Не считая методов селективной защиты и масштабирования транзисторов, которые направлены на уменьшение вероятности возникновения импульсных скачков напряжения, все остальные подходы опираются на три разных механизма маскирования [3]:

- логическое маскирование, когда сбой возникает в нечувствительных к ошибкам участках схемы;
- электрическое маскирование, когда скачок напряжения затухает при прохождении электрической цепи из-за передаточных характеристик используемых вентилей;
- временно́е маскирование, когда ошибка в комбинационной логике не защелкивается триггером из-за его кратковременного характера.

Зачастую уже на ранних этапах разработки отказоустойчивых логических схем, а также при сравнении различных методов повышения логической устойчивости возникает задача выбора корректной метрики, которая с заданной точностью позволяла бы оценить эффективность того или иного метода на некотором классе логических схем. Очевидно, наиболее важным является механизм логического маскирования, так как он технологически независим и имеет наибольшее влияние на интенсивность сбоев в схеме [4]. Таким образом, методы повышения сбоеустойчивости, основанные на механизме логического маскирования, могут быть использованы на ранних стадиях разработки сверхбольших интегральных схем [5]. Кроме того, среди упомянутых свойств логическое маскирование является наиболее трудозатратным в отношении моделирования и характеризации [6], и этот факт подчеркивает необходимость в исследовании и разработке более практичных метрик для оценки эффективности методов повышения сбоеустойчивости, а также маскирующих свойств логических схем.

1. Оценка сбоеустойчивости логических схем

Мы будем следовать классической модели возникновения ошибок из-за шума окружающей среды в постановке фон Неймана [7]. Для моделирования шума на выходе каждого вентиля используется модель бинарного симметричного канала. Это означает, что логические вентили имеют одинаковую независимую постоянную вероятность сбоя p < 0.5. Эта вероятность понимается как комбинация различных дестабилизирующих эффектов и источников помех, включая наземное и космическое излучение, а также перекрестные и электромагнитные помехи. В этой постановке задача анализа сбоеустойчивости логических схем трактуется как оценка вероятности ошибки на выходе схемы в обозначенной модели возникновения сбоев. Наиболее общим из маскирующих свойств логической схемы является вероятность ошибки на выходе схемы F(p) как функция от вероятности возникновения сбоя вентиля p [8, 9].

Введем некоторые обозначения. Пусть Ω означает набор всех вентилей в схеме, в то время как N и M — это число входов и число вентилей соответственно. Будем обозначать возникающие на элементах ошибки как e_i , причем $e_i = 1$, если на *i*-м элементе возникла ошибка. В случае отсутствия ошибки $e_i = 0$. Вектор $\mathbf{e} = (e_1, e_2, \ldots, e_M)$ будем называть вектором ошибки по аналогии с вектором входных значений $\mathbf{X} = (x_1, x_2, \ldots, x_N)$.



Рис. 1. Структурная схема прямой импликации в базисе И-НЕ, подверженная внешнему воздействию.

В качестве примера рассмотрим схему в базисе элементов И-НЕ, реализующую функцию прямой импликации (рис. 1), и на основе его расширенной таблицы истинности получим основные формулы для нахождения F(p). Построим расширенную таблицу истинности для всех комбинаций входных векторов и векторов ошибки (**X**, **e**) (табл. 1).

Здесь $E(\mathbf{X}, \mathbf{e})$ — характеристическая функция набора пар векторов (входных сигналов **X** и векторов ошибок **e**):

$$E(\mathbf{X}, \mathbf{e}) = \begin{cases} 1, & \text{если набор } (\mathbf{X}, \mathbf{e}) & \text{приводит к ошибке} \\ 0, & \text{иначе.} \end{cases}$$

В последнем столбце указаны вероятности появления вектора ошибки при условии того, что вероятность возникновения ошибки на каждом вентиле равна p. Например, вероятность появления вектора ошибки $\mathbf{e} = (1,0)$ равна p(1-p) из-за независимости двух случайных событий: ошибка возникла на первом вентиле (p), в то время как второй вентиль сработал корректно (1-p).

Нас интересуют строки, в которых значение функции не совпадает с эталонным, а иными словами — строки, в которых характеристическая функция $E(\mathbf{X}, \mathbf{e})$ равна

N⁰	e_1	e_2	x_1	x_2	$f(x_1, x_2)$	$f^*(x_1, x_2, e_1, e_2)$	$E(\mathbf{X}, \mathbf{e})$	Вероятность вектора ошибки
0	0	0	0	0	1	1	0	$(1-p)^2$
1	0	0	0	1	0	0	0	$(1-p)^2$
2	0	0	1	0	1	1	0	$(1-p)^2$
3	0	0	1	1	1	0	0	$(1-p)^2$
4	0	1	0	0	1	0	1	(1-p)p
5	0	1	0	1	0	1	1	(1-p)p
6	0	1	1	0	1	0	1	(1-p)p
7	0	1	1	1	1	0	1	(1-p)p
8	1	0	0	0	1	1	0	p(1-p)
9	1	0	0	1	0	1	1	p(1-p)
10	1	0	1	0	1	1	0	p(1-p)
11	1	0	1	1	1	0	1	p(1-p)
12	1	1	0	0	1	0	1	p^2
13	1	1	0	1	0	0	0	p^2
14	1	1	1	0	1	0	1	p^2
15	1	1	1	1	1	1	0	p^2

Т а б л и ц а 1. Таблица истинности по всем (X, e) для схемы прямой импликации

единице. Обратившись к строке под номером 5 в таблице и учитывая тот факт, что вероятность любой комбинации двух входов равна 1/4, получим вероятность наступления этого события $\frac{1}{4}(1-p)p$. Если для каждой строки, в которой $E(\mathbf{X}, \mathbf{e}) = 1$, найти вероятность ее возникновения, то, просуммировав все эти выражения, получим полином ошибки, который характеризует вероятность несовпадения результата работы схемы с эталонным при вероятности ошибки на вентиле, равной p. Для рассмотренного примера полином будет выглядеть следующим образом:

$$F(p) = \frac{1}{4}(0 \cdot (1-p)^2) + \frac{1}{4}(4(1-p)p) + \frac{1}{4}(2p(1-p)) + \frac{1}{4}(2p^2),$$

$$F(p) = 1.5p - p^2.$$
(1)

Теперь выведем формулу для расчета полинома ошибки в общем виде для произвольной логической схемы, учитывая, что вероятность появления на входе конкретного вектора входных сигналов **X** длины N (в предположении равновероятности всех таких наборов) равна $1/2^N$, а вероятность возникновения вектора ошибки длины M и веса $|\mathbf{e}|$ равна $p^{|\mathbf{e}|}(1-p)^{M-|\mathbf{e}|}$. Получаем вероятность ошибки на выходе схемы (вес вектора равен количеству его ненулевых элементов):

$$F(p) = \frac{1}{2^N} \sum_{\mathbf{x}, \mathbf{e}} p^{|\mathbf{e}|} (1-p)^{M-|\mathbf{e}|}.$$
 (2)

Несмотря на то что данный метод оценки надежности является точным, рассмотренный пример отчетливо иллюстрирует основной его недостаток, который связан с экспоненциальной скоростью роста вычислительной сложности при увеличении количества элементов схемы и числа входов. Этот недостаток ограничивает область применимости данного метода только на участки схемы с небольшим числом элементов и основных входов.

Таким образом, основная цель данной работы заключается в разработке таких метрик и методов сравнения логических схем, которые могли бы дать приемлемое по точности представление о сбоеустойчивости, имеющее при этом минимально возможную вычислительную сложность. Одним из эффективных инструментов для достижения этой цели может служить метод, базирующийся на вычислении наблюдаемости вентилей [10].

2. Наблюдаемость вентиля. Технологически независимые метрики

Прежде всего нужно определить понятие наблюдаемости вентиля в контексте задачи оценки сбоеустойчивости логических схем. В этом контексте наблюдаемость вентиля *i* рассматривается как вероятность того, что ошибка на этом вентиле не будет маскирована и повлияет на выход логической схемы при условии, что на остальных вентилях ошибки не возникло. Обозначая наблюдаемость как *o_i*, получим

$$o_i = \frac{1}{2^N} \sum_{\mathbf{X}} E(\mathbf{X}, \mathbf{e}_k), \tag{3}$$

где \mathbf{e}_k имеет только одну единицу на позиции e_i , в то время как остальные $e_{i\neq j} = 0$. Для примера из предыдущего раздела наблюдаемость первого вентиля вычисляется как среднее число единиц в столбце $E(\mathbf{X}, \mathbf{e})$ для строк 8–11. За наблюдаемость второго вентиля отвечают строки 4–7. Таким образом, $o_1 = 0.5$, $o_2 = 1$. Это означает, что ошибка на первом вентиле имеет 50%-ную вероятность быть маскированной последующей логикой, в то время как любая ошибка на вентиле 2 исказит значение на выходе схемы. В этом смысле наблюдаемость можно трактовать как меру уязвимости вентиля в схеме.

3. Обобщенный коэффициент логической чувствительности схемы

Технологическая независимость предполагает отсутствие точного знания о конечной элементной базе и условиях эксплуатации, что в нашем случае заключается в неизвестности параметра *p*. Таким образом, на ранних этапах разработки логических интегральных схем для сравнения маскирующих способностей схем либо методов защиты необходимо использовать весь полином ошибки или вводить дополнительные предположения. Одним из очевидных является предположение о низкой вероятности возникновения ошибки. Действительно, интенсивность сбоев в современных КМОП-технологиях составляет примерно $10^{-8} - 10^{-4}$ [11]. В таких условиях открываются перспективы для использования различных эффективных метрик.

В данной работе для оценки сбоеустойчивости логических схем предлагается использовать некоторый обобщенный коэффициент логической чувствительности схемы (4):

$$\alpha = \frac{1}{2^N} \sum_{\mathbf{X}, \mathbf{e}, |\mathbf{e}|=1} E(\mathbf{X}, \mathbf{e}).$$
(4)

Суммирование ведется по всем входным комбинациям и всем комбинациям векторов ошибок, вес которых равен единице.

При малых значениях p в полиноме F(p) вклад членов со степенью выше первой оказывается несущественным, что означает доминирование однократных ошибок. Этот факт позволяет считать только те векторы ошибок, вес которых равен единице. Аналитически формула (4) представляет собой линейный коэффициент функции вероятности ошибки на выходе схемы. Графически этот параметр представляет собой касательную к графику F(p).

Анализируя формулы (3) и (4), можно сделать вывод, что обобщенный коэффициент логической чувствительности схемы представляет собой сумму наблюдаемостей вентилей $\alpha = \sum_{i \in \Omega} o_i$ и характеризует среднее число ненадежных элементов в схеме, т.е. тех элементов, ошибка в которых приводит к ошибке на выходе схемы. Для нашего примера прямой импликации этот коэффициент будет равен 1.5. Это означает, что из двух элементов в схеме 1.5 потенциально ненадежны.

Предлагаемая метрика сбоеустойчивости обладает рядом преимуществ. Во-первых, вычислительная сложность метода линейная относительно количества элементов, что вкупе с методами бит-параллельного моделирования и методами Монте-Карло позволяет использовать эту метрику для сравнительно больших схем. Во-вторых, предлагаемый коэффициент не зависит от вероятности сбоя вентиля, что позволяет использовать его на ранних этапах проектирования сбоеустойчивых схем, а также методов повышения сбоеустойчивости, когда не определены элементная база и условия эксплуатации схемы. В-третьих, для большинства практических применений в условиях, когда вероятность сбоя вентиля стремится к нулю, эта аппроксимация — наиболее точная, она является касательной к графику полинома ошибки в точке нуль.

4. Усредненная метрика, основанная на наблюдаемости вентилей

Наиболее распространенным методом оценки сбоеустойчивости, базирующимся на наблюдаемости вентилей, является метод, описанный в [11]. В его основу положены некоторые упрощающие допущения. Первое допущение определяет разделение влияния сбоев разных вентилей на выходы схемы. Предполагается, что ошибка на каждом вентиле влияет на выход схемы с вероятностью o_i вне зависимости от ошибок на других вентилях. Следовательно, совокупная наблюдаемость вентилей вычисляется как сумма одновременных наблюдаемостей нечетного числа вентилей. Второе допущение определяет независимость наблюдаемостей. Таким образом, одновременная наблюдаемость двух вентилей вычисляется как произведение индивидуальных наблюдаемостей.

С учетом данных предположений получена итоговая формула для нахождения вероятности ошибки на выходе F(p), которая в нашей нотации выглядит следующим образом:

$$F_{obs}(p) = \frac{1}{2} \left(1 - \prod_{i \in \Omega} (1 - 2po_i) \right).$$
 (5)

Следует отметить, что предлагаемые упрощения хорошо аппроксимируют только схемы определенного вида. Например, древовидные схемы из элементов XOR полностью удовлетворяют этим предположениям и позволяют получать точную вероятность сбоя на выходе схемы.

Для минимизации абсолютной ошибки при подсчете F(p) в данной работе предложена усредненная метрика, основанная на наблюдаемости. Для начала оценим диапазон, в котором может лежать F(p). Учитывая (4), получим выражение для нижней границы полинома ошибки:

$$F_{\min}(p) = \sum_{i \in \Omega} o_i p (1-p)^{N-1}.$$

Здесь учтены только однократные ошибки, в то время как совокупная наблюдаемость для всех комбинаций кратных ошибок предполагается равной нулю. Это значит, что исходя из известной информации о наблюдаемости мы можем с уверенностью утверждать, что, по крайней мере, при одиночных ошибках схема работает некорректно. Для нахождения верхней границы необходимо использовать информацию о тех комбинациях, где ошибки гарантированно не приводят к ошибке на выходе схемы. Это тот случай, когда, во-первых, ни одной ошибки в схеме не произошло, и во-вторых, когда однократные ошибки в схеме оказались ненаблюдаемы:

$$F_{\max}(p) = 1 - (1-p)^N - \sum_{i \in \Omega} (1-o_i)p(1-p)^{N-1}.$$

Раскрыв скобки под знаком суммы, получим

$$F_{\max}(p) = 1 - (1-p)^N - \sum_{i \in \Omega} p(1-p)^{N-1} + \sum_{i \in \Omega} o_i p(1-p)^{N-1}.$$

Заметив, что выражение под первым знаком суммы не зависит от наблюдаемости элемента o_i , а вторая сумма — это не что иное, как нижняя граница полинома ошибки, получим выражение, определяющее разницу между верхней и нижней границами:

$$F_{\max}(p) - F_{\min}(p) = 1 - (1-p)^N - Np(1-p)^{N-1}$$

В отсутствие информации о структуре схемы или распределении совокупных наблюдаемостей предлагается считать, что ровно в половине случаев кратных ошибок ошибки оказываются наблюдаемыми. Тогда выражение для предлагаемой усредненной метрики будет выглядеть следующим образом:

$$F_{avr}(p) = \sum_{i \in \Omega} o_i p(1-p)^{N-1} + \frac{1}{2} (1 - (1-p)^N - Np(1-p)^{N-1}).$$
(6)

Предлагаемый подход, так же как и подход, предлагаемый в [11], имеет экспоненциальную сложность по количеству входов и линейную сложность по числу вентилей. Другое сходство заключается в том, что оба метода применимы лишь для схем с небольшим количеством вентилей и/или на небольших вероятностях возникновения ошибок. Это связано с тем, что методы, опирающиеся на наблюдаемость, учитывают лишь однократные ошибки, в то время как влияние кратных ошибок на схемах с большим числом элементов или на больших p оказывается существенным. Различие может заключаться лишь в точности для различных benchmark-схем по сравнению с точным значением полинома ошибки (2).

5. Экспериментальные результаты

На рис. 2 приведены графики для вероятности сбоя на выходе схемы полного двоичного сумматора, посчитанные с помощью предлагаемого метода усредненной оценки $F_{avr}(p)$, а также метода оценки сбоеустойчивости, базирующегося на наблюдаемости вентилей $F_{obs}(p)$ из [11]. Кроме того, на рисунке приведены полиномы для верхней $F_{max}(p)$ и нижней $F_{min}(p)$ граничных оценок, а также точный полином ошибки F(p), полученный методом полного перебора по расширенной таблице истинности.



Рис. 2. Вероятность сбоя на выходе схемы полного двоичного сумматора, посчитанная разными методами

Benchmark	Входы	Выходы	Размер	$Obs \cdot 10^6$	$Avr\cdot 10^6$
Half_adder	2	2	2	64	16
Full_adder	3	2	5	714	200
Maj_3	3	1	4	0.99	0.077
Maj_5	5	1	13	12.0177	7.817
Xor_5	5	1	4	0	214.93
C17	5	2	6	909.527	403.666

Таблица 2. Среднеквадратичное отклонение разных аппроксимаций

Изучая графики функций, можно прийти к выводу, что в диапазоне [0; 0,4] $F_{avr}(p)$ лучше аппроксимирует точный полином вероятности сбоя схемы F(p), чем $F_{obs}(p)$. Однако для количественной оценки следует вычислить среднеквадратичное отклонение полученных аппроксимаций от точной функции. В непрерывной форме среднеквадратичное отклонение функции f(p) от функции F(p) на интервале [a; b] определяется как

$$\int_{a}^{b} [f(p) - F(p)]^2 dp$$

В данном примере функции полного сумматора в интервале до 0.2 среднеквадратичное отклонение для функции $F_{obs}(p)$ составило $0.71 \cdot 10^{-3}$ против $0.19 \cdot 10^{-3}$ для метода усредненной оценки (табл. 2).

Проведены экспериментальные исследования для оценки точности описанных методов. Для симуляций использованы небольшие схемы из набора ISCAS 85, а также некоторые типичные логические схемы. Все схемы были синтезированы в базисе двухвходовых элементов. В качестве метрики для оценки точности методов использовано среднеквадратичное отклонение от точного полинома (2) в диапазоне вероятности сбоя вентиля от 0 до 0.2.

Заключение

Приведено несколько практичных технологически независимых метрик для оценки сбоеустойчивости комбинационных схем. Предложенный обобщенный коэффициент логической чувствительности к сбоям обладает рядом преимуществ, в числе которых низкая вычислительная сложность и достаточная точность для большинства практических применений. Другой метод, основанный на вычислении наблюдаемости, описанный в данной работе, опирается на расчет верхних и нижних границ для полинома ошибки. Эффективность данного метода в сравнении с традиционным методом была оценена на большом наборе benchmark-схем.

Дальнейшая работа будет направлена на разработку методов оценки точности симуляций Монте-Карло при вычислении надежности комбинационных логических схем.

Благодарности. Исследование выполнено при поддержке Российского научного фонда (проект № 14-19-01036).

Список литературы / References

- Mahatme, N.N., Jagannathan, S., Loveless, T.D., Massengill, L.W., Bhuva, B.L., Wen, S-J., Wong, R. Comparison of combinational and sequential error rates for a deep submicron process // Nuclear Science. IEEE Trans. 2011/2012. No. 58(6). P. 2719–2725.
- [2] Mahatme, N.N., Gaspard, N.J., Assis, T., Jagannathan, S., Chatterjee, I., Loveless, T.D., Bhuva, B.L., Loyd, L., Massengill, W., Wen, S.-J., Wong, R. Impact of technology scaling on the combinational logic soft error rate // Intern. Reliability Physics Symp. (IRPS). IEEE. 2014. 5F.2.1–5F.2.6.
- [3] Shivakumar, P., Kistler, M., Keckler, S.W., Burger, D., Alvisi, L. Modeling the effect of technology trends on the soft error rate of combinational logic // Intern. Conf. on Dependable Systems and Networks (DSN). Bethesda, MD, USA, 2002. P. 389–398.
- [4] Asadi, H., Tahoori, M.B., Fazeli, M., Miremadi, S.G. Efficient algorithms to accurately compute derating factors of digital circuits // Microelectron Reliab. 2012. No. 52(6). P. 1215– 1226.
- [5] Han, J., Gao, J., Qi, Y., Jonker, P.P., Fortes, J.A.B. Toward hardware-redundant, fault tolerant logic for nanoelectronics // IEEE Design & Test of Computers. 2005. No. 22(4). P. 328–339.
- [6] George, N., Lach, J. Characterization of logical masking and error propagation in combinational circuits and effects on system vulnerability // Dependable Systems Networks (DSN), 2011 IEEE/IFIP 41st Intern. Conf. 2011. P. 323–334.
- [7] Von Neumann, J. Probabilistic logics and the synthesis of reliable organisms from unreliable components // Automata Studies / C.E. Shannon and J. McCarthy (Eds). Princeton, N.J.: Princeton Univ. Press, 1956. P. 43–98.
- [8] Стемпковский А.Л., Тельпухов Д.В., Соловьев Р.А., Соловьев А.Н., Мячиков М.В. Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем // Информационные технологии. 2014. № 11. С. 30–36. Stempkovskiy, A.L., Telpukhov, D.V., Soloviev, R.A., Soloviev, A.N., Myachikov, M.V. Fault simulation technique for logic circuits reliability characteristics evaluation // Information Technologies. 2014. No. 11. P. 30–36. (In Russ.)
- [9] Тельпухов Д.В., Соловьев Р.А., Мячиков М.В. Разработка практических метрик для оценки методов повышения сбоеустойчивости комбинационных схем // Информационные технологии и математическое моделирование систем 2015: Тр. Междунар. науч.техн. конф. Москва, 2015. С. 79–81.

Telpukhov, D.V., Soloviev, R.A., Myachikov, M.V. Development of practical metrics for evaluation of the methods that improve the fault tolerance of combinational circuits // Information Technologies and Mathematical Modeling of Systems 2015: Proc. of the Intern. Sci. and Techn. Conf. Moscow, 2015. P. 79–81. (In Russ.)

- [10] Damiani, M., de Micheli, G. Observability don't care sets and Boolean relations // IEEE/ACM Intern. Conf. on Computer Aided Design. 1990. P. 502–505.
- [11] Choudhury, M.R., Mohanram, K. Reliability analysis of logic circuits // IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems. 2009. No. 28(3). P. 392–405.

Поступила в редакцию 2 декабря 2015 г., с доработки — 12 января 2016 г.

The development of technology-independent metrics for evaluation of the masking properties of logic

Stempkovskiy, Alexander L., Telpukhov, Dmitry V.*, Solovyev, Roman A., Myachikov, Mikhail V., Telpukhova, Natalya V.

Institute for Design Problems in Microelectronics RAS, Moscow, 124365, Russia *Corresponding author: Telpukhov, Dmitry V., e-mail: nofrost@inbox.ru

Purpose. The main goal of this work is to develop a technology-independent metrics to estimate the fault-tolerance parameters of logic circuits. This formulation of the problem is due to the fact that often, in the early stages of the design, it is required to determine the vulnerability of the scheme to a single failure.

Methodology. The article presents two technology-independent metrics to evaluate the masking properties of logic. Both metrics are based on the calculation of the observability of the circuit gates, providing a certain trade-off between accuracy and computational complexity, thus reducing the complexity from exponential to linear. The first metric is a generalized logic sensitivity coefficient. It does not depend on the probability of gate failure, so it can be used early in the design of fault-tolerant schemes. Another proposed method is for calculating the average fault-tolerance metric, the essence of which lies in the calculation of the upper and lower bounds for the error polynomial calculated based on the observability of the valves.

Findings. It has been found that the proposed generalized logic fault sensitivity factor has several advantages, including low computational complexity and sufficient accuracy in most practical applications. On the set of benchmark circuits ISCAS'85, the studies were conducted to evaluate the accuracy of the proposed methods compared to traditional approaches. The obtained estimates indicate a high efficiency of the proposed methods.

Originality/value. Although the methods of fault tolerance evaluation of logic circuits based on the observability are well known, the proposed metrics are new and have not been considered in previous publications.

Keywords: fault-tolerance, combinational circuit, gate observability, sensitivity factor.

Acknowledgements. Research has been conducted with financial support from Russian Science Foundation, grant (project No 14-19-01036).

Received 2 December 2015 Received in revised form 12 January 2016